(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2000-149593 (P2000-149593A)

(43)公開日 平成12年5月30日(2000.5.30)

| (51) Int.Cl.7 | | 識別記号 | FΙ | | | テーマコート*(参考) |
|---------------|-------|-------|------|-------|------|-------------|
| G11C | 29/00 | 6 5 1 | G11C | 29/00 | 651T | 2G032 |
| G01R | 31/28 | | G01R | 31/28 | Н | 5 L 1 0 6 |
| | | | | | M | 9 A 0 0 1 |

審査請求 未請求 請求項の数1 OL (全 5 頁)


| (21)出願番号 | 特願平10-321991 | (71) 出顧人 390005175 | | |
|----------|-------------------------|---|--|--|
| | | 株式会社アドバンテスト | | |
| (22)出顯日 | 平成10年11月12日(1998.11.12) | 東京都練馬区旭町1丁目32番1号 | | |
| | | (72)発明者 山田 修 | | |
| | | 東京都練馬区旭町1丁目32番1号 株式会 | | |
| | | 社アドバンテスト内 | | |
| | | (74)代理人 100066153 | | |
| | | 弁理士 草野 卓 (外1名) | | |
| | | Fターム(参考) 20032 AA00 AA07 AC03 AD06 AE06 | | |
| | | AE08 AE11 AE12 AE14 AC07 | | |
| | | AH04 | | |
| | | 5L106 DD22 DD32 FF05 GG03 | | |
| | | 9A001 BB02 GG01 HH34 KK37 KK54 | | |
| | | LL05 | | |

(54) 【発明の名称】 I C試験装置

(57)【要約】

【課題】 データクロックを出力する I Cを簡単に試験 するIC試験装置を提供する。

【解決手段】 データクロックの出力のタイミングをバ ルス化回路で抽出し、バルス化回路で抽出したバルスを タイミング設定回路で期待する時間の範囲で遅延させて 論理比較器にストローブバルスの代用として入力し、そ のタイミングでデータの有無を判定し、データの入力が 無ければ不良と判定する。



【特許請求の範囲】

【請求項1】 A. 被試験 I Cがデータクロックと、こ のデータクロックに同期してデータを出力し、データク ロックの出力のタイミングからデータが出力されるタイ ミングまでの時間が所定時間より短く期待値と一致して いれば良、長い場合は不良と判定するIC試験装置にお

1

B. 上記データクロックをパルス化して取り出すパルス 化回路と、

間の範囲で遅延させるタイミング設定回路と、

D. このタイミング設定回路で取り出したバルスをスト ローブバルスに替えて論理比較器に与える選択回路と、 を具備して構成したことを特徴とするIC試験装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明はデータクロック付 ICを試験するIC試験装置に関する。

[0002]

【従来の技術】図4にIC試験装置の概略構成を示す。 図中TESはIC試験装置の全体を示す。IC試験装置 TESは主制御器111と、バターン発生器112、タ イミング発生器113,波形フォーマッタ114,論理 比較器115, ドライバ群116, アナログ比較器群1 17, 不良解析メモリ118, 論理振幅基準電圧源12 1,比較基準電圧源122,ディバイス電源123等に より構成される。

【0003】主制御器111は一般にコンピュータシス テムによって構成され、利用者が作成した試験プログラ ムに従って主にパターン発生器112とタイミング発生 30 器113を制御し、パターン発生器112から試験パタ ーンデータを発生させ、この試験パターンデータを波形 フォーマッタ114で実波形を持つ試験パターン信号に 変換し、この試験パターン信号を論理振幅基準電圧源1 21で設定した振幅値を持った波形に電圧増幅するドラ イバ群116を通じて被試験IC119に印加し記憶さ せる。

【0004】被試験IC119から読み出した応答信号 はアナログ比較器群117で比較基準電圧源122から 与えられる基準電圧と比較し、所定の論理レベル(H論 40 理の電圧、L論理の電圧)を持っているか否かを判定 し、所定の論理レベルを持っていると判定した信号は論 理比較器115でパターン発生器112から出力される 期待値と比較し、期待値と不一致が発生した場合は、そ の読み出したアドレスのメモリセルに不良があるものと 判定し、不良発生ごとに不良解析メモリ118に不良ア ドレスを記憶し、試験終了時点で、例えば不良セルの救 済が可能か否かを判定する。

【0005】ここで、タイミング発生器113は被試験

のタイミング及び立下りのタイミングを規定するタイミ ングと、論理比較器 1 1 5 で論理比較のタイミングを規 定するストローブパルスのタイミングを発生する。これ らの各タイミングは利用者が作成した試験プログラムに 記載され、利用者が意図したタイミングで被試験IC1 19を動作させ、またその動作が正常か否かを試験でき るように構成されている。

【0006】ところで、ICの規模の拡大とともに、デ ータクロック付ICが増加の傾向にある。データクロッ C. このパルス化回路で取り出したパルスを期待する時 10 クとはICが自ら発生するクロックを指し、データクロ ックに同期してデータを出力する。図5にデータクロッ ク付ICを試験する従来のIC試験装置の概略を示す。 ドライバ116Aは被試験IC119のクロック入力端 子Tcccに試験パターン信号の一つとして出力されるク ロックCLKを入力する。VェッとVェレはクロックCLK のH論理の電圧とL論理の電圧を規定する電圧を示す。 【0007】被試験 IC119はデータクロック端子T DAT からデータクロックDclk を出力する。これととも にデータ出力端子T。1, T。2……からデータDAT。1, DAT。……を出力する。データクロックDclk と各デ ータDAT₁, DAT₂ ……はそれぞれ電圧比較器11 7A, 117B, 117C……でH論理及びL論理の各 電圧が所定の電圧Von、Vonを具備しているか否かを判 定し、論理比較器115A, 115B, 115C……で 期待値パターンと比較され、期待値と不一致が発生する とフェイルと判定する。

【0008】データクロック付のICの場合、論理比較 器115A, 115B, 115C…において、被試験I C119が出力するデータDAT, , DAT, ……が各 期待値と一致するか否かとは別に、データクロックD こ、の出力のタイミングから予め設定した時間の範囲内 でDAT1, DAT2 ……が出力されたか否かも判定 し、所定の時間より遅れて出力するICは不良と判定し ている。

[0009]

【発明が解決しようとする課題】従来のIC試験装置で は、被試験IC119が出力する信号のタイミングを測 定するには、被試験IC119に入力する信号CLKの タイミング(信号CLKの立上がりまたは立ち下りのタ イミング)を基準に採り、この基準タイミングから各出 力信号Dcik, DAT, DAT, ……の立上がりまた は立ち下りのタイミングまでの時間を測定している。従 って、被試験IC119が出力するデータクロックD cux のタイミングとデータDAT1, DAT2 ……のタ イミングの時間差を直接測定することはできない。つま り、データクロックの出力のタイミングから所定の時間 の範囲内でデータDAT₁ , DAT₂ ……が出力された かを直接測定することはできない欠点がある。

【0010】このため従来は図6に示すように、クロッ IC119に与える試験バターン信号の波形の立上がり 50 クCLKの入力のタイミングからデータクロックDськ

10

ł

が出力されるまでの時間 t 1 を論理比較器 1 1 5 A に供給するストローブバルスの供給タイミングを複数のテストサイクルを使って順次移動させてサーチさせて測定し、次にクロックC L Kの入力のタイミングからデータDAT, . DAT, ……が出力されるまでの時間 t 2を論理比較器 1 1 5 B, 1 1 5 C に供給するストローブパルスの供給タイミングを複数のテストサイクルを使って順次移動させてサーチさせて測定し、これらの時間 t 1 と t 2 からデータクロック D cik と各データ D A T, . D A T, ……の出力のタイミングまでの時間 t 3 を t 3 = t 2 - t 1 により求め、この時間 t 3 が所定の時間の範囲内で、かつ論理比較が一致している場合に良と判定し、論理比較が良であってもデータ D A T, . D A T, ……の出力のタイミングが所定時間以上であれば不良と判定している。図7 にそのフローチャートを示す。

【0011】このように、従来はデータクロック付ICを試験するには複雑な手順に従って試験を実行するから、そのテストプログラムの作成には多くの手間が掛かるとともに、時間t1,t2を測定するには複数のテストサイクルを実行しなくてはならないため、試験に要す 20る時間が長く掛かる欠点がある。この発明の目的は、テストプログラムの作成を簡素に済ませることができ、しかも試験に要する時間も短時間に済ませることができるデータクロック付ICを試験するIC試験装置を提供しようとするものである。

[0012]

【課題を解決するための手段】との発明では、データクロックをストローブバルスとして代用して使用することにより、データの出力が所定の時間の範囲内であるか否かを直接判定できる構成を付加したIC試験装置を提案 30するものである。つまり、被試験ICが出力するデータクロックの立上がりのタイミングをパルス化して抽出し、このパルスを所定の時間遅延させて論理比較器にストローブパルスとして供給し、その供給タイミングにおいて被試験ICがデータを出力していれば、その出力のタイミイングは良と判定し、データが出力されていなければ不良と判定する。

【0013】従って、この発明によればストローブパルスの位相を順次移動させてデータクロックの出力のタイミングを測定したり、データの出力のタイミングを測定 40 する動作が不要となり、テストプログラムの作成を簡素化することができる。また、各テストサイクルごとに試験結果が得られるため、試験に要する時間も短縮できる利点が得られる。

[0014]

【発明の実施の形態】図1 にこの発明の一実施例を示す。図中、図5 と対応する部分には同一符号を付して示す。この発明ではデータクロック Dclk を出力するデー 否の判別 タクロック出力端子 Toat に接続された電圧比較器 1 1 が、試験 7 A の出力側からパルス化回路 1 2 4 B …… 50 られる。

を通じてデータクロックDcux の立上がりのタイミングを抽出し、このパルス化回路124A, 124B……で抽出したパルスをタイミング設定回路125A, 125B……を通じて選択回路126A, 126B……に供給する。選択回路126A, 126B……にはタイミング設定回路125A, 125B……から与えられるパルスの他に、ストローブパルスが入力され、これらのパルスとストローブパルスの何れか一方を選択して、各論理比較器115B, 115C……に供給する。

【0015】データクロック付ICを試験する場合は、選択回路126A、126B……をタイミング設定回路125A、125B……から出力されるパルスを選択して各論理比較器115B、115C……に入力する状態に切り替える。この状態でタイミング設定回路125A、125B……にはデータクロックDcikのタイミングからデータが出力されるまでの期待する時間、例えばt3を設定する。この設定は図4に示した主制御器111から各チャンネルに設けたタイミング設定回路125A、125B……に設定される。

【0016】論理比較器115B,115C……にはデータクロック D_{clk} の立上がりまたは立ち下りのタイミングから時間 t 3が経過したタイミングでパルスがストローブパルスの代用として与えられ、このタイミングで被試験 IC119のデータ端子 T_{ol} , T_{ol} …が出力するデータ DAT_1 , DAT_2 ……の信号の有無と、信号有りの場合にその論理値と期待値パターンとを論理比較する。

【0018】図3はそのフローチャートを示す。ステップSP1でデータクロック D_{clx} の出力からデータDA T_1 , DAT_2 ……が出力されるまでの期待される時間 t3をタイミング設定回路125A , 125B ……に設定する。ステップSP2で1回のファンクション試験 (各テストサイクル)で良/不良を判定する。

[0019]

【発明の効果】以上説明したように、この発明によればストローブパルスの位相を各テストサイクルごとに順次移動させてデータクロックDcikの出力のタイミイグ及びデータDATi、DATi……の出力のタイミングを測定しなくて済むため、テストプログラムの記載は簡素化され、その作成は容易に行うことができる。また、良否の判定を各テストサイクルごとに行うことができるため、試験に要する時間を短縮することができる利点も得られる

5

【0020】なお、上述では同時に試験する被試験IC 119の数を特に記述していないが同時に試験するIC の数は1個でも複数でも、その数に制限はない。またデータクロック端子にToat から出力されるデータクロックDclk をストローブパルスの代用として流用したが、被試験ICから出力される他の信号を利用して論理比較のストローブパルスに代用してもよい。

【図面の簡単な説明】

【図1】との発明の要部を説明するためのプロック図。

【図2】との発明の動作を説明するための波形図。

【図3】 この発明の動作を説明するためのフローチャート

【図4】 I C試験装置の概要を説明するためのブロック図。

【図5】従来のデータクロック付ICの試験方法を説明*

* するためのブロック図。

【図6】図5に示したブロック図の動作を説明するための波形図。

6

【図7】従来のデータクロック付ICの試験装置を説明するためのフローチャート。

【符号の説明】

TES IC試験装置

119 被試験 I C

115A~115C 論理比較器

10 116A ドライバ


117A~117C 電圧比較器

124A, 124B パルス化回路


125A, 125B タイミング設定回路

126A, 126B 選択回路


[図1]



【図2】



【図3】



327 6

図 7

【図4】

